Please use this identifier to cite or link to this item:
http://elar.uspu.ru/handle/uspu/4397
Title: | Обучение студентов архитектуре вычислительных систем с использованием языка Verilog |
Authors: | Алексеевский, П. И. |
Issue Date: | 2016 |
Publisher: | Уральский государственный педагогический университет |
Citation: | Алексеевский П. И. Обучение студентов архитектуре вычислительных систем с использованием языка Verilog / Алексеевский Петр Иванович // Педагогическое образование в России. — 2016. — № 7. — С. 131-138. |
Abstract: | В статье описывается необходимость рассмотрения внутреннего устройства и принципов работы функциональных блоков процессорного ядра и основных периферийных устройств в процессе обучения архитектуре вычислительных систем с учетом требований образовательных стандартов и используемых в промышленности технологий. Рассмотрены возможность и перспективы использования языка описания оборудования Verilog в процессе обучения студентов архитектуре вычислительных систем. |
Keywords: | ОБРАЗОВАНИЕ. ПЕДАГОГИКА ВЫСШЕЕ ПРОФЕССИОНАЛЬНОЕ ОБРАЗОВАНИЕ ПРИМЕНЕНИЕ ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ В ПЕДАГОГИКЕ АРХИТЕКТУРА ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ ВЫЧИСЛИТЕЛЬНЫЕ УСТРОЙСТВА ПРОЕКТИРОВАНИЕ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ ЯЗЫКИ ОПИСАНИЯ ОБОРУДОВАНИЯ |
URI: | http://elar.uspu.ru/handle/uspu/4397 |
DOI: | 10.26170/po16-07-19 |
Origin: | Педагогическое образование в России. 2016. № 7 |
Appears in Collections: | Педагогическое образование в России |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
povr-2016-07-19.pdf | 707,58 kB | Adobe PDF | View/Open |
Show full item record
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.